Task State Segment

Speicherabbild eine Task State Segments

Ein Task State Segment ist eine Datenstruktur, die von Intels x86-Familie verwendet wird, um das zum Task Managment zu koordinieren.

Übrigens: Die PlusPedia ist NICHT die Wikipedia. Wir sind ein gemeinnütziger Verein, PlusPedia ist werbefrei. Wir freuen uns daher über eine kleine Spende!

1 Details

• Bei modernen Multitaskinganwendungen müssen beim Taskwechsel sehr viele Informationen verfügbar sein.
• Dafür gibt es die Datenstruktur des Task State Segments (TSS).
• Auf diese Informationen greift der Kernel beim Taskwechsel zu.
• Im 32-Bit umfassenden TSS sind folgende Informationen abgelegt:
  • Der PTL (previous task link), ein Selektor auf ein TSS des vorangegangenen Tasks.
  • SSx:ESPx, welches für jede der Privlegstufen 0,1 und 2 ein Feld für den Inhalt von SS und ESP des Stacks, der in der entsprechenden Privilegstufe zu benutzen ist angibt.
  • Das Feld CR3 beinhaltet den Inhalt des control registers #3, welches die Basisadresse des page directory base registers beinhaltet.
  • LDT SS, ein Selektor auf die individuelle Local Descriptor Table des jeweiligen Tasks.
  • Das debug trap flag, dass - falls gesetzt - jedes mal eine debug exception auslöst wenn ein Wechsel zu diesem Task erfolgt.
  • Die I/O-Map, welche den Offset der I/O-permission bit map beinhaltet, welche die Erlaubnisse des Zugriffs auf die I/O-Ports regelt.

2 Links und Quellen

2.2 Weblinks

• Infos auf www.css.csail.mit.edu

2.4 Literatur

• Trutz Eyke Podschun: Das Assembler-Buch - Grundlagen, Einführung und Hochsprachnoptimierung, Addison-Wesley Verlag, 2002, Seite 418 bis 421
• A.P.Godse und D.A.Godse: Advance Microprocessors, Technical Publications, 2009, Kap. 8-3

---

3 Andere Lexika

• Task State Segment bei Wikipedia (Erste Wikipedia-Version)

---

---